雙脈沖測(cè)試
精確的能量損耗測(cè)量是雙脈沖測(cè)試的關(guān)鍵目標(biāo)之一。消除電壓探頭和電流探頭之間的時(shí)序偏差是在示波器上進(jìn)行精確功率和能量測(cè)量的關(guān)鍵步驟。
適用于4B系列、5B系列和6B系列MSO(混合信號(hào)示波器)的雙脈沖測(cè)試軟件 (WBG-DPT) 包含一種專為雙脈沖測(cè)試設(shè)計(jì)的新型消偏技術(shù)。這種新穎的方法與傳統(tǒng)方法截然不同,并且速度顯著提升,可以將測(cè)試時(shí)間縮短數(shù)小時(shí)。
該技術(shù)適用于使用FET(場效應(yīng)晶體管)或IGBT(絕緣柵雙極晶體管)的功率轉(zhuǎn)換器。為簡便起見,本文將使用FET術(shù)語。
為何需要消偏?
在任何功率轉(zhuǎn)換器的設(shè)計(jì)中,都必須小化開關(guān)過程中的能量損耗。這種能量損耗可以使用示波器進(jìn)行測(cè)量。通常的做法是將同步采樣的電壓和電流相乘,生成功率波形:
p(t) = v(t)*i(t)
由于功率波形代表隨時(shí)間變化的能量消耗,因此可以通過對(duì)功率波形積分來確定能量:
E = ∫p(t)dt
為了使這些能量損耗測(cè)量準(zhǔn)確,電流和電壓波形的躍變必須在時(shí)間上對(duì)齊。因此,為了獲得有意義的能量損耗測(cè)量結(jié)果,設(shè)計(jì)人員必須校正測(cè)試夾具和探頭引入的不同延遲。
傳統(tǒng)上,探頭的偏差是在測(cè)試裝置上開始任何測(cè)量之前計(jì)算的。對(duì)于低壓應(yīng)用,可以使用函數(shù)發(fā)生器和消偏適配器(Tektronix部件號(hào)P/N 067-1686-03)進(jìn)行對(duì)齊。然而,這種方法對(duì)于高壓和大電流應(yīng)用并非佳選擇。
用傳統(tǒng)方法對(duì)齊更高功率,低側(cè)漏源電壓 (VDS) 和漏極電流 (ID) 的測(cè)量需要重新布線測(cè)試裝置。必須移除負(fù)載電感并用電阻代替。然后進(jìn)行測(cè)量,并對(duì)齊VDS和ID測(cè)量結(jié)果。這個(gè)過程可能需要一個(gè)小時(shí)或更長時(shí)間。
圖1. 傳統(tǒng)的消偏方法涉及移除負(fù)載電感并用電阻代替。
新型消偏方法
泰克WBG-DPT解決方案采用業(yè)界首創(chuàng)的基于軟件的消偏技術(shù),無需重新布線,并且在雙脈沖測(cè)量完成后執(zhí)行。在該新方法中,采集漏極電流 (ID) 并將其用作參考波形。在導(dǎo)通期間,使用測(cè)試電路的參數(shù)化模型計(jì)算低側(cè)VDS對(duì)齊波形。該對(duì)齊波形以ID波形為參考,相對(duì)于ID將具有零偏差。消偏算法確定計(jì)算得到的VDS對(duì)齊波形與實(shí)測(cè)VDS波形之間的偏差,然后,它將偏差校正應(yīng)用于VDS測(cè)量通道。
圖2. 采用新方法,消偏在測(cè)試后進(jìn)行。參數(shù)在Deskew(消偏) 菜單中指定。
消偏過程
如上所述,消偏可以在測(cè)量完成后執(zhí)行。用戶可以啟動(dòng)雙脈沖測(cè)試而無需擔(dān)心VDS和ID之間的偏差,稍后在Deskew(消偏)設(shè)置中選擇并提供以下參數(shù):
■ 探頭電阻 - 本文中假設(shè)為電流檢測(cè)電阻 (CVR) 或分流電阻
■ 有效“環(huán)路”電感
■ 偏置電壓(低側(cè)FET關(guān)斷時(shí)其兩端的平均VDS)
■ 微分階數(shù)(模型用于平滑處理的濾波器階數(shù))
圖3. 用于構(gòu)建VDS_low對(duì)齊波形的等效電路。此電路假設(shè)使用電流檢測(cè)電阻測(cè)量ID。
偏置電壓和有效電感值可以自動(dòng)確定。在Deskew菜單中輸入的參數(shù)用于構(gòu)建VDS對(duì)齊波形。該波形是使用基爾霍夫電壓定律構(gòu)建的:
其中:
VDD - VDS_high代表電源軌電壓和高側(cè)FET兩端的壓降。注意,在導(dǎo)通期間,由于VDD固定且VDS_high是高側(cè)FET體二極管兩端的電壓,因此該值將保持恒定。
Rshunt是電流分流電阻的阻值。
ID是根據(jù)Rshunt兩端的壓降測(cè)量得出的漏極電流。
dID/dt是測(cè)得的漏極電流變化率。
Leff是整個(gè)功率環(huán)路的有效電感。
在導(dǎo)通期間,如上所述,VDD - VDS_high將基本保持恒定。Rshunt和Leff也是常量。這意味著建模的VDS_low對(duì)齊波形是ID的函數(shù)。
配置參數(shù)后,用戶按下WBG消偏按鈕。系統(tǒng)會(huì)根據(jù)指定的參數(shù)和漏極電流生成VDS的數(shù)學(xué)模型。此對(duì)齊波形會(huì)顯示在屏幕上。
圖4. 由ID計(jì)算得出的VDS對(duì)齊波形與實(shí)測(cè)VDS波形進(jìn)行比較。偏差 (Skew) 是對(duì)齊波形與實(shí)測(cè)波形之間的時(shí)間差。一旦計(jì)算出來,即可從ID波形中去除該偏差。
有效電感Leff是一個(gè)“集總”元件,它考慮了如上所示的整個(gè)環(huán)路。因此,Leff通常是未知的,需要迭代過程來確定其值。消偏過程可以輕松地重復(fù)運(yùn)行,并且可以調(diào)整Leff,直到計(jì)算出的對(duì)齊波形和實(shí)測(cè)的VDS波形具有相同的形狀。如果建模的VDS對(duì)齊波形與實(shí)測(cè)的VDS波形在形狀上存在差異,則可以調(diào)整參數(shù)并再次運(yùn)行消偏。
一旦參數(shù)準(zhǔn)確代表了系統(tǒng),建模的對(duì)齊波形將具有相同的形狀,系統(tǒng)即可確定并校正偏差。偏差值會(huì)顯示在Deskew (消偏) 設(shè)置中,并自動(dòng)應(yīng)用于連接VDS信號(hào)的通道。
這個(gè)新過程能精確地計(jì)算偏差,并將消偏時(shí)間從一小時(shí)或更長時(shí)間縮短到僅需5到10分鐘。
借助WBG-DPT軟件,有效電感和偏置電壓等電路參數(shù)可以自動(dòng)確定。因此,可以以更少的人工干預(yù)來計(jì)算偏差值。
Follow us
Website: www.exwceri.cn
Tel: 0755-82895217 13715302806
Fax: 0755-88607056
Address: 405-408, East Building 24, Longbi Industrial Zone, Bantian, Longgang District, Shenzhen
Share